CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - wavelet transform in vhdl

搜索资源列表

  1. DIPC1.zip

    0下载:
  2. 5/3小波变换的vhdl代码实现,可以供参考,,5/3 wavelet transform vhdl code, you can for information,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:420553
    • 提供者:徐上进
  1. 1

    0下载:
  2. 一维离散小波变换的VLSI设计很好的学习资料-One-dimensional Discrete Wavelet Transform VLSI design of good learning materials
  3. 所属分类:Wavelet

    • 发布日期:2017-04-16
    • 文件大小:249348
    • 提供者:chxinrui
  1. DWT-VHDL

    0下载:
  2. 小波变换的VHDL代码,内带正变换逆变换的测试文件。-Wavelet transform VHDL code, with a positive transformation within the inverse transform of the test file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-16
    • 文件大小:17985
    • 提供者:Janee
  1. LEON2FPGA

    0下载:
  2. 基于LEON2和FPGA的在轨图像小波变换模块设计-FPGA-based LEON2 and wavelet transform in the orbit module design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:301704
    • 提供者:荣超群
  1. begin

    0下载:
  2. 9/7提升小波变换中奇偶分裂步、预测步、边界延拓处理和模块测试平台的Verilog代码描述:-9/7 lifting wavelet transform in odd and even split-step, prediction step, boundary extension process and module test platform described in Verilog code:
  3. 所属分类:Wavelet

    • 发布日期:2017-04-02
    • 文件大小:2453
    • 提供者:张龙升
  1. VerilogHDL

    0下载:
  2. 9/7提升小波变换中奇偶分裂步、预测步、边界延拓处理和模块测试平台的Verilog代码描述:-9/7 lifting wavelet transform in odd and even split-step, prediction step, boundary extension process and module test platform described in Verilog code:
  3. 所属分类:Wavelet

    • 发布日期:2017-04-02
    • 文件大小:3105
    • 提供者:张龙升
  1. Part-1-DWT-haar-using-VHDL

    0下载:
  2. Part 1 implementation of Discrete wavelet transform in VHDL language Haar Filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:17244
    • 提供者:waleed
  1. DWT_Final_Delivery

    0下载:
  2. This is Discrete wavelet transform based IEEE object...this is developed in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:704602
    • 提供者:parashu
  1. High-Throughput-DA-Based-DCT-With-High-Accuracy.r

    0下载:
  2. This is Discrete wavelet transform based IEEE object...this is developed in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:4085650
    • 提供者:parashu
搜珍网 www.dssz.com